Главная - Литература

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 [16] 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41

i LI L i 1 LI IJ I t III III I

нгуБидг

к f 7543

*

/♦

fhc. "f- Сгнлнзованное изображение цифр в семис«гмеитиых индикаторах н преобразо-Аятёлн даоачво-десн точного кода в семасегментный

На микросхемы серии К514 постпают входные сигналы уровней ТТЛ. Сигнал Г служит длч гашения индикации {напряжением низкого уровня). При нормальной работе уровень сигнала Г= 1. Дешифратор на микросхеме К514ИД1 работает со светодиодными индикаторами, имеющими раздельные аноды, а на К514ИД2 - с раздельными катодами. Дешифратор К514ИД2 подключают к индикаторам через токоограничнтельные резисторы (200 - 500 Ом), а первый нчеет такие резисторы <в своем корпусе.

Таблица 16

Цифра

Лвоичвын код

Семи сети ентный

Микросхемы К176ИД2 н К176ИДЗ являются преобразователями кода с входным регистром памяти. Запись информации в память происходит по фронту тактового сигнала, подаваемого на вход S (при этом сигнал на входе К=0). Если сигнал К=1. дешифратор блокируется Выходной код этих дешифраторов - прямой при М=0 и обратный при М=1. Дешифраторы предназначены для работы с жидкокристаллическими и люминесцентными индикаторами Они могут работать и со светодиодными индикаторами при напряжении источника питания 9-12 В с пониженной яркостью свечения (из-за ограничения тока 2-3 мА).

Мультиплексор - узел, осуществляющий преобразование параллель-х. цифровых кодов в последовательные. Его применяют для последователь-



ного опроса заданногб числа информационных сигналов и передачи нх в» один выход.

Условное обозначение мультиплексора с четырьмя информационными вхо дами н его принципиальная схема показаны на рис 48. На выход Q такогс


Рис, 48. Условное обоаиачспис н прияпилиальнйя схема му.1ътиллексора с четырыи п-формациочными входам.*

AffS/fffZ

Н155НЯ7

Н561ДС2

т да

Рис. 49. Гсловмые графгпеские овозкачения мультиплексоров серий К155 и К5«1

7 11

V 7

SSff(n7

XD Xf "2 X3

6 10

1/ 1

ff Yt Y3

1S1 102 2I>

Ш Ш Ш Ш

мзбгнпг

устройства передается логический уровень того информационного входа Di, номер которого I в двоичном коде задан на адресных входах А1, .А2. Из принципиальной схе.11ы следует, чго

Q=D0A1A2VD1A1A2VD2A1A2VD3A1A2.



Число информациокных входов может быть увеличено, но при этом придется увеличить и разрядность адреса.

В интегральном исполнении выпускаются мультиплексоры иа два входа (четыре элемента в одном корпусе), на четыре входа (два в одном корпусе), да восемь и шестнадцать входов. Цоколевка некоторых из них показана на рЯС. 49. Все они имеют вход разрешения выборки V (напряжением низкого уровня). Микросхема К561ЛС2 содержит четыре элемента, каждый из которых реализует функцию Q = D1-X7V552-X2. Для превращения в двухканаль-иый коммутатор ер дополняют инвертором (см. рис 49).

Микросхемы К561 КП J н К56 J КП2 лредставляют собой мультнплексоры-демультиплексоры цифровых и аналоговых сигналов и могут использоваться й.;и для последовательного опроса всех входных цепей ХО... Хп п передачи нх сигнала «а один выход X, или для коммутации одного входного сигнала X на один нз многих выходов ХО... Хп. Конкретные примеры исэюльзоваиия этчх микросхем Для коммутации аналоговых сигналов рассмотрены в [24J.

СУММАТОРЫ

Сумматор предназначен для арифметического сложения двух чж:ел. Из принципа сложения многоразрядных двоичных чисел следует, что в каждом i-M разряде находится сумма трех чисел ло модулю два (слагаемых Al, Bi и переноса, поступившего из младшего разряда Рх), и формируется сигнал переноса в старший разряд Pi+i.

Таблица 17

Вход

Выход

Слагаемое

Перенос

Сумма

Перенос

Для п[жмера проанализируем таблицу истинности одноразрядного сумма-Ра (табл. 17) и запишем логические выражения для выходных величин

S=ABPnVABPoVABPoVABPu, Pi+i = ABPoVABPoVABPo\/ABPo.

По этим функциям можно построить сум-матор на элемеитах И и ИЛИ (рнс. 50,а). Символическое изображение одноразрядного сумматора приведено

рис. 50,6, Для сложения двух многоразрядных двоичных чисел используют огоразрядные сумматоры, представляющие собой в простейшем виде после-овательное соединение одноразрядных сумматоров (рис. 50,в),



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 [16] 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41



0.0063