JPJTtf ftrss/ff f

Рис. во. Прн ияипиа 1 ь-иая схема коднровтика числа А и формирователя кода високосного и твясокосяого годов

XI М»сяЦ1.1 21116 MISS/! Х4г-~л-о

3B1S «135ЛД! 1Г

Хг„Дни иеспца r8,f5,li,29 SSZO lifSSAii

6 St

Pic. et. Схемы коавровшпков!

a -числа В: б -числа С+1; в -числа D

Рис. 63. Временная диаграмма рабогы

управляющего устройства

ления. Диаграммы напряжений цд выходах микросхемы DD5 показаны на рис. 63. В исходном положении контакты тумблера SA1 «Ответ» разомкнуты PeiHCTp DD5 при VI = 1 работает в режиме параллельной записи информации со входов DDI-DD4, и на всех выходах будут низкие уровни. В резулы-ате триггеры DD8.1, DD8.2, DD9.1 устанавливаются в нулевое состояние; P0ddi = 1,

P0dd2=0 н P0i)1)3=1. Здесь POddi. POddj и РООппз - уровни напряжений на вхо-дах РО соответствующих сумматоров, Индикация прн этом отключается по-дачей с вывода 10 микросхемы DD5 низкого уровня на вход гашения дешифратора DD4. При замыкании тумблера SA1 «Ответ» (момент ti) после прихода второго импульса тактового генератора Б момент t2 на выходе 12 микросхемы DD5 устанавливается высокиЛ уровень; он поступает на входы R триггеров DD8.1, DD8.2, DD9.I, Ввиду того, что на Входы синхронизации С триггеров DD8.1 и DD9.1 С выхода 11 микросхемы DD5 подается низкий уровень, информация на выходах триггеров прн этом остается неизменной. На элементах DD6.1, DD6.2 и DD7.1 реализуется функция

S1-S2-S3-S4VP4-S4,

где S1, S2, S3, S4, Р4-информация на соответствующих выходах сумматора DD2. Таким образом, иа входе D триггера DD8.1 будет высокий уровень при S1 = S2-S3=0 и 34=1 или прн S4=P4=0 и низкий уровень при высоком уровне хотя бы на одном нз выходов S1-S3 микросхемы DD2.

На информационный вход триггера DD9.1 поступает сигнал с выхода Р4 микросхемы DD2. В результате в момент времени ts на входы снихроиизации триггеров DD8.1 и DD9,1 подаются сигналы высоких уровней и осуществляется перезапись информации с входа D. В результате: POppiO прн высоко! уровне на выходе DD6 2; P0ddi==1 при низком уровне на выходе DD6,2; P0j3D2=l при P4dd2=1; РОооа=0 при P4dd2=0 (где P4dd2 - уровень иапря ження на выходе 14 микросхемы DD2) н реализуется алгоритм вычисления указанного числа М.

После суммирования чисел M+D сигнал с выхода 54 сумматора DD3 подается на вход D триггера DD8.2. В момент времени t4 на вход синхронизации этого триггера подается высокий уровень иосуществляется запись ин формации с входа D. Если S4dd3 = 1, то Р0ооз=1.

Результат суммирования с выходов 51-S3 сумматора DD3 подается ня дешифратор DD4, Одновременно на вход Г дешифратора в момент времени U подается высокий уровень, обеспечивающий индикацию результатов.

Устройство для автоматизации контроля знаний. Известно много так на* зываемых контролирующих машнн, работающих по принципу «выборочного