Главная - Литература

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 [25] 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41

J7J7/ HT3}rSf


Ptic. 7S, Припципи1дьняя схема цифровой шкалы радиоприемника

ыу DD3 (вход 10 и выход 5), еще в 64 раза. Таким образом, на выходе 15 микросхемы DD3 появляется сигнал, переводящий цифровую шка.чу в режим измерения с периодом 2,56 с. Эти импульсы запускают формирователь сигнала «Сброс» (4 мс) на триггере DD5,1. По концу сигнала «Сброс» триггер DD5.2 начинает формирование сигнала «Счет» длительностью 20 мс

Счетчик СТпч Выполнен на микросхеме DD6 и элементе DD7.1. Он начинает считать по приходу импульса «Сброс» на вход S триггера DD8.1. Когда микросхема DD6 насчитывает 464 импульса (2+2Ч-2-{-2*), на входе D триггера DD8.1 появится 0. Следующий, 465-й нмпульс иа входе С триггера изменит состояние его выходов. Это запретит (по входу R) работу СТпч и разрещкт работу счетчика сигнала СТо, выполненного на микросхемах DD9- DDI2 (DD10 и DDll включают между DD9 и DD12) и триггере DD8-2. Так как число десятков мегагерц иожет быть О илн I, дли их счета использован



триггер, с выхода которого сигнал подается только на два сегмента нндЕка* горл индицнрую[Цих 1. Устройство рассчитано на совместную работу с жидко-

кристУллическими индикаторами. Если индикаторы светодиодные, то со входа С Микросхем DD9-DD12 необходимо убрать сигнал с частотой 25 Гц и подать на эти ходы низкий или высокий уровни - в зависимости от используемых светодиодных индикаторов (с общим анодом илн обшим катодом).

В закдючение заметим, что трансляционные радиоприемники «Ишим-ООЗ», которыми комплектуются школьныа радиоузлы, имеют цифровую шкалу, узел СТо которой выполнен на таких же микросхемах, как в описанной здесь цифровой шкале. Б остальных узлах применены микросхемы малой степени интеграции. Для построения цифровой шкалы там используется в два раза больше микросхем! и более 100 дискретных элементов.

ЗАПОМИНАЮЩИЕ УСТРОЙСТВА ЦИФРОВОЙ ТЕХНИКИ

КЛАССИФИКАЦИЯ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

Запоминающие устройства (ЗУ) цифровой техники предназначены для записи, хранения и выдачи информации, представленной в виде цифрового кода. Основные характеристики ЗУ; информационная емкость и быстродействие. Эти характеристики противоречивы - при улучшении одного параметра неизбежно у,х.удщается другой. Поэтому в цифровой технике одновременно исйоль-зуется нескачько ЗУ с различными характеристиками: сверхоперативные (СОЗУ) с малой емкостью (всего несколько слов), но с быстродействием, сравнимым с быстродействием элементов, оперативные запоминающие устройства (ОЗУ)-с емкостью в тысячи слов и быстродействием 10~* с, сравнимым с быстродействием основных узлов (сумматоров, преобразователей кодов); внешние запоминающие устройства (ВЗУ) - с емкостью в миллионы слов н временем обмена информацией «Ю- с.

Сверхоперативные и оперативные ЗУ в современных устройствах выполняются в виде полупроводниковых БИС, а ВЗУ - это электромеханические устройства с магнитным носителем информации (т. е. магнитофоны с магинт-нымн дисками, лентами или барабанами).

В процессе работы вычислительной техники информация изменяется (счи-тывается и записывается) в ОЗУ, СОЗУ и ВЗУ. Однако есть и такая информация, которая не должна меняться, например различные константы, цифровые коды букв русского или латинского алфавита, таблицы функций н т. Д. Такую 1шформацию записывают в постоянное запоминающее усгронство (ПЗУ) при изготовлении устройства, а при работе она только считывается.

В радиолюбительских конс[рукциях сейчас начинают широко применяться ОЗУ и ПЗУ.

ОПЕРАТИВНЫЕ ЗАПОМИНАЮЩИЕ УСТРОПСТВА

Благодаря успехам интегральной технологии широко применяются микросхемы ЗУ на биполярных и МДП транзисторах. Элементом памяти в первых нз них служит простейший триггер, во вторых - триггер илн конден-



сатор, заряжаемый до напряжения, соответствующего единичному сострйнию элемента. Биполярные триггерные микросхемы обладают значительный (Ыстро-действнеи, а МДП микросхемы - большей емкостью ЗУ. Кроме того,- МДП-микросхемы потребляют значительно меньше энергии.

Типичный пример триггерного ОЗУ - параллельный регистр (сМ. с. 38). При четырех битах хранимой информации все его компоненты умещаются в одном корпусе с 14-ю выводами, обеспечивающими доступ ко всем входам и выходам четырех элементов памяти. Организация памяти в виде отдельных регистров применяется при создании ОЗУ малой емкости (например, СОЗУ),

При увеличении емкости ОЗУ возникает проблема доступа к каждому элементу памяти при ограниченном числе выводов корпуса. Эта задача решается с помощью адресной организации ЗУ с использованием дешифратора кода адреса. Как уже говорилось ранее, дешифратор с п адресными входами дешифрирует 2" состояний. Таким образом, при четырех входах можно организовать обращение к 2*=1б элементам памяти, прн Ю входах - к 1024 элементам й т. д,

Запоминающее устройство адресного типа состоит из трех основных блоков: массива элементов памяти (накопитель), блока адресной выборки (дешифратор адреса) и блока управления.

Рассмотрим назначение и взаимодействие этих блоков на примере ОЗУ на 64 бита с адресной организацией выборки 16 четырехразрядных слов (16 СЛ0ВХ4 разряда=б4 бита).

Условное изображение н функциональная схема такой микросхемы приведены на рис. 76,а. Массив памяти образован 16 четырехразрядными цепочками триггеров. При сигнале V=0 одна из цепочек, соответствующая выставленному адресу А1-А4, переходит в рабочее состояние, и ее сигналы поступают на входы элемента И (7-10). Прн сигнале V=l на всех выходах DC низкие уроа-

/13-

£

3a/7act

-at йз

/(f55P:fZ

Рис, 76. Ф>икциональная схема и условное обозначение ОЗУ на 64 бита



0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 [25] 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41



0.001