Главная
Попытка заменить пчелу
Предложения советских рационализаторов
Радиоэлектронные собеседники животных
Роботехника в производстве и в быту
Тайна профессора Рентгена
Деталь сама себя обрабатывает и охлаждает
Желтый подводный робот
Ледяные корабли
Открытия и наблюдения советских ученых
Новаторская перевозка грузов
Перпетуум мобиле с Алексеем Воробьёвым-Обуховым
Пишущая машинка стенографирует и расшифровывает
Шахматная махина маэстро кэмпелена
Роторно-винтовые ледоколы
Русскому керосину - 160 лет
Спасение в воздушных просторах
Что умеют машины
|
Главная - Литература
Рнс. 97. Структурная схема блока динамической индикация Сущность динамической индикации заключается в поочередном циклической подключении каждого инднкатора к источнику информации через общую цепь преобразования кода. Достоинство способа-экономия в преобразователям кода в соединительных проводах. Последнее является весьма сушественнык! при удалении блока индикации от источника информации. Преимущества этога способа особо ощутимы при числе индицируемых знаков, большем 4-6. Принцнпы построения цифрового табло на п знаков поясним на примере устройства, структурная схема которого приведена на рис. 97. Устройство содержит: п-канальный мультиплексор MX, выполненный по схеме пХ4 линии на I, дешифратор DC1 двоично-десятичного кода в код семнсегментного индикатора, блок управления на п состояний, включающий двоичный счетчик СТ н дешифратор DC2. Счетчик СТ работает в режиме непрерывного счета импульсов. Коэффициент Пересчета счетчика К=п- Каждое состояние счетчика СТ обеспечивает подготовку соответствующего индикатора к высвечиваникэ информации от дешифратора DC1 и передачу через мультиплексор MX на DCF информации от соответствующего источника Время свечения одного индикатора в течение цикла работы счетчика СТ 1и = Гц/П, где Тц-время цикла; 1и=То равно периоду следования импульса G. Для устранения заметности мелькания изображении иа индикаторе врея цикла Тц устанавливают в пределах от 10 до 15 мс. Практическая схема устройства, обеспечивающего работу четырехразрядно го цифрового табло, приведена на рис. 98. Построение знаковых табло для воспроизведения расширенного набора знаков (цифры и знаки русского и латинского алфавитов) связано с увеличением .разрядности кодовых слов от источника информации и на выходах преобразователей кода. Одним из методов получения изображения знака является применение многосегментиых индикаторов. Схема преобразования кода для-уп равлення работой 1б-сегментного индикатора ИВ-4 (рнс. 99,й). используемого для воспроизведения цифровых знаков и знаков русского алфавита (рис. 99,6)» приведена на рис. 100, Кодирование входной информации для устройства осуществляется к саог-ветствии с кодовой таблицей 23 (в ней коды для каждого знака составляются из кодов строки и столбца таблицы). Каждому входному коду правой часпр 4* т SSI /(tSSHrZ Я У2
MJ75 77 /<Г35ИД4 Рис. 98. Принцнпвальнац схема блока динамической кидикацин табл 23 соответствует выходной 16 разрядный код преобразователя, размеща емын U одноименной ячейке левой части табл 23 Например, знаку Е левой чз сти таблицы соответствует ячейка (65) i6 В ячейке (65) le правой части таблицы размещен код (08F3)ie=(OOOOlOOOUI10011)2, каждый разряд которого используется для управления свечением соответствующего сегмента индикатора (рис 99,а) с получением изображения знака Е Для удобства дальнейшцх рассмотрений представим полученный 16 разрядный код в виде четырех четырехразрядных кодов Шестнадцатиразрядный код в преобразователе получается в два этана по восьмиразрядному коду в каждом. Сначала формируются нечетные цервыи и яг 1 3 г t3 .N/b 6 ti S }4 0} 0 1Z345B7Sg н]яьудЕФГхиик/1Мна 1ШЗШ Рис. 99. Изображевия знаков на основе 1в-сегментного индикатора
OS 4
MM4- KSSSPFH MM3 fltSSMCS
SMS Htssrus HtSS TM5 14 ts
* 5 -*- 8 7 8 S 10 71 12 13 14-IS 16 Рис. 100. Преобразователь кода ипформаакоивых знаков в код 1б-сегментного индкка> тора Таблица 23
третий четырехразрядные коды (для нашего примера - коды 3 и 8), затеи четные - второй и четвертой (коды F и 0) Коды формируются в кодирующих ПЗУ иа микросхемах DD2, DD4. Таблица 24 отражает соде4)жание соответствующих ПЗУ (DD2, DD4) и является исходной при программировании этих ПЗУ Переходом по этапам преобразования в устройстве управляет формирователь F1 (DDI) Для каждого поступающего входного импульса формирователь вырабатывает короткий импульс высокого уровня, который используется АЛЯ адресации правых областей ПЗУ и перезаписи получаемого восьниразряд-< кого кода в буферный регистр на микросхемах DD5, DD6 (первый этап). С 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 [32] 33 34 35 36 37 38 39 40 41 0.0033 |